JP-A 4189023; JP-A 2319279; JP-A 90319279

COPYRIGHT: (C)1992, JPO & Japio

PATENT ABSTRACTS OF JAPAN

04189023

GET EXEMPLARY DRAWING

July 7, 1992

PULSE SYNCHRONIZING CIRCUIT

INVENTOR: HAYAKAWA MITSURU

APPL-NO: 02319279 (JP 90319279)

FILED: November 22, 1990

ASSIGNEE: VICTOR CO OF JAPAN LTD

INT-CL: H03K5/00, (Section H, Class 03, Sub-class K, Group 5, Sub-group 00)

ABST:

PURPOSE: To prevent the occurrence of contention resulting in causing uncertain timing even when an input pulse and a clock pulse are asynchronous by providing a function to discriminate the contention between the input pulse and the clock pulse.

CONSTITUTION: An output (b) of a pulse width shaping circuit 31 and an output (c) of a delay circuit 32 are inputted to a discrimination circuit 33, in which whether or not leading edges of the pulse outputs b, c are close to each other, that is, the relation of contention is discriminated. The output (b) of the pulse width shaping circuit 31 and the delay output (c) of the delay circuit 32 are latched respectively by DFFs 331, 332 by using a 2nd clock CK 2. Then an output (d) of the FF 331 and an output (e) of the FF 332 are decoded by an inverter 333 and an AND gate circuit 334. After the decoding, an output of the gate 334 is latched at a trailing edge of the delay pulse (c) to output an output (f) for discriminating the contention.

LOAD-DATE: June 17, 1999

Source: All Sources > Area of Law - By Topic > Patent Law > Patents > Non-U.S. Patents > \$ Patent Abstracts of

Japan (1)

Terms: 4189023 (Edit Search)

View: Ful

Date/Time: Tuesday, August 28, 2001 - 2:30 PM EDT

About LexisNexis | Terms and Conditions

19 日本国特許庁(JP)

①特許出願公開

◎ 公 開 特 許 公 報 (A) 平4-189023

Sint. Cl. 3

識別記号 庁内整理番号

❸公開 平成4年(1992)7月7日

H 03 K 5/00

V 7125-5 J

審査請求 未請求 請求項の数 1 (全6頁)

50発明の名称

パルス同期化回路

②特 顧 平2-319279

②出 願 平2(1990)11月22日

②発明者 早川

充 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ピクタ

一株式会社内

勿出 願 人 日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

明 無 *

1. 発明の名称

パルス同類化回路

2. 特許請求の断原

第1のクロックにより生成された周期性の入力 パルスを遅延して遅延パルスを出力する遅延回路 と、

前記入力パルスと第2のクロックとのタイミング関係を料定して、競合関係にあると判定したときに所定の出力を得る判定回路と、

前記判定回路の出力を観分して出力する複分回路と、

前記種分回路の出力を切換タイミングパルスによってラッチして出力する第1のラッチ回路と、前記入力パルスと前記是延パルスとを前記第1のラッチ回路の出力により切り換えて出力するスイッチと、

和記スイッチの出力を前記第2のクロックでラッチして確定した問期化パルス出力を得る第2のラッチ回路とよりなることを特徴とするパルス同

期化回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、デジタル回路において、入力パルスと非同期なクロックとの競合関係を避けるように したパルス同期化回路に関する。

(従来の技術)

デジタル回路に入力するパルスをそのデジタル 回路のクロックに同期させるために、従来よりパルス同期化回路が用いられていることは周知の通りである。

第6 図は従来のパルス同期化回路を示す構成図であり、第7 図はそのパルス同期化回路の周辺回路を示すブロック図である。

まず、第7回を用いて従来のパルス同期化回路 4及びその周辺回路について説明する。第1の計 数回路1には第1のクロックCK1が、第2の計 数回路2には第2のクロックCK2がそれぞれ入 力される。また、パルス同期化回路4にも第2の クロックCK2が入力される。

特開平4-189023(2)

そして、ほ1のクロックCK1で助作しているは1の計放回路1から出力されるデコードバルスは、パルス局関化回路4に入力され、パルス局関化回路4は、 52 のクロックCK2 で助作するほ2の計放回路2へ同期をとるためのリセットバルスを出力する。

世来のパルス同期化回路 4 は 13 6 図に示すように、 D フリップフロップ 4 1 . 4 2 及び N A N D ゲート 回路 4 3 とによって 4 成される。

(発明が僻決しようとする原四)

ところで、上述したは6 図及びは7 図に示す従来のパルス同類化回路4においては、は1のクロックCK1と以2のクロックCK2とが非同期であるむ合、パルス同類化回路4に入力する入力(入力パルス)aとは2のクロックCK2とのほ合がほこる。

 そこで、本発明は、前記した入力パルスとクロックパルスとの殴合状態を判定する Q 能を有し、その殴合を忍けて安定な同期化が可能なパルス同期化回路を提供することを目的とする。

(似門を解決するための手段)

ッチ回路の出力により切り 負えて出力 する スイッチと、 別記スイッチの 出力 を切記 12 2 の 2 の 2 ロックで ラッチ して 12 定した 同期 化パルス出力 を やる 13 2 の ラッチ 回路 とより なることを 12 2 とするパルス 同期 化回路を 14 4 5 5 6 7 8 8 8 8

以下、本党明のパルス同期化回路について、係付函面をひ深して説明する。

は18日本党明のベルス同別化回路の一段に合
を示すプロック図、は28日とびは38日は本発明のベルス間別化回路を説明するための図、は4日日はな党明のベルス同別化回路の日辺回路を示すプロック図、な55日はな党明のベルス同別化回路の日
作送明用タイミングチャートである。

グパルスとが入力される。

そして、パルス 同期 化回路 3 は 1 1 の 2 ロック C K 1 により 13 作している 13 1 の 計 放回路 1 か らの デコードパルスを入力とし、 13 2 の 2 ロック C K 2 により 13 作する 13 2 の 計 飲回路 2 に リセットパルスとして出力する ために、 33 1 及び 13 2 の 2 ロックパルス C K 1 . C K 2 そして タイミングパルスとによって 13 13 されている。

次に、 本発明のパルス同期化回路 3 の一貫に沿の 具体的回路 4 成を 12 1 図を 用いて説明する。 同図に示すように、パルス 50 登形回路 3 1 . 及底回路 3 2 . 判定回路 3 3 . 位分回路 3 4 . 5 1 の 5 ッチ回路 3 7 とによって幻成される。

そして、パルス 処理形回路 3 1 と 足 医 回路 3 2 及び 叫 定 回路 3 3 の 具 体 的 回路 切 成 を 算 2 図 を 用いて 説明 する。また、 本 発明の パルス 同期 化 回路 3 に お け る 回路 13 作 を 算 5 図 に 示 す タイミング チャート を 用 いて 説明 する。

算 5 図に示す入力パルス a はクロック C K 1 に

特開平4-189023 (3)

よって生成される周期性のパルスであり、そのパルス幅はクロック C K 1 の周期 T | より大であるとする。

第 2 図に示すように、 パルス 4 整形回路 3 1 は D フリップフロップ 3 1 1 と A N D ゲート回路 3 1 2 とよりなり、 その 出力はパルス 4 T 平 (= T I) なる出力 b と なる。 このパルス 4 T 平 は、 クロック C K 2 の 周 期を T 1 とすれば、 T 1 / 2 < T w < T 1 に 設定される。

そして、その出力 b が入力する遅延回路 3 2 は、インパータ 3 2 1 と D フリップフロップ 3 2 2 とよりなり、その遅延時間 T d は、T 1 く T d + T w < 2 T 1 に設定され、その出力はパルス幅整形回路 3 1 の出力 b に対し、遅延時間 T d (= T 1 / 2) だけ遅延し、パルス幅 T w の出力 c となる。

そして、パルス幅整形回路31の出力 b 及び遅延回路32の出力 c は 料定回路33に入力され、出力 b と出力 c との競合関係 (つまり、お互いのパルスの立上がりが極めて接近しているか)を料

定回路33によって判定する。

回路 3 2 の 出力 (是延パルス) c を それ ぞれ D フリップフロップ 3 3 1 、 3 3 2 に おいて、 第 2 の クロック C K 2 によって ラッチ し、 その D フリップフロップ 3 3 1 の出力 (ラッチ 出力) d 及 び D フリップフロップ 3 3 2 の出力 (ラッチ 出力) d 及 び D でインパータ 3 3 2 A N D ゲート回路 3 3 4 とによってデコードした後、 その出力を遅延パルス c の立下 が り エッジで ラッチ して 判定出力 f として出力する。

第5回において、クロックCK2(1) は判定回路33の人力パルスである出力 b (以下、入力パルス b とも記す) と競合条件になる第2のクロックCK2(1) でラッチした出力 d は時刻 t。~ t,の期間不定であり、時刻 t,以後 L (ロー) レベルとなる。また、遅延パルス c をラッチした出力 e は時刻 t,において H (ハイ) レベルとなる。このラッチ出力 d。e をデコードして時刻 t,にお

いて是延パルスcの立下がりでラッチすれば、その出力!はHレベルとなり、競合状態を判定することができる。

要するに、判定回路33は、その入力パルスもが第2のクロックCK2でラッチされず、その科定出力がLレベルであり、遅延パルスcが第2のクロックCK2でラッチされて、その判定出力(がHレベルである場合のみ、入力パルスしと第2のクロックCK2とは酸合するタイミング関係であると判定する。そして、判定出力(は、入力パルストの額り返し問期で保持されている。

ところで、 料定回路 3 3 による 競合判定は、第2 の ク ロック C K 2 が ク ロック C K 2 (1) の 条件の みならず、 ラッチ 出力 d が L レベル、 ラッチ 出力 e が H レベルの 期間、 即 5 第 2 の クロック C K 2 が 時 割 t , の 直後 を ラッチ する位置関係 C K 2 (1) と 時 刻 t , の 直 初 を ラッチ する位置関係 C K 2 (1) と の 間 で 酸合 と 料定する。

従って、本発明による競合料定は、料定ウィンドを有し、料定回路33に入力する出力bの立上

がりエッジタイミング t 。 を 基準に - Δ T ! ~ Δ
T ! のウィンドとなり、 第 5 図に示す場合、
Δ T ! = T l - T w . Δ T ! = T d + T w - T !
という解係にある。

この関係は、入力パルスものパルス幅Twが、T!/2<Tw<T!であり、是延時間Tdが、T!<ETu<Tu<T!であり、是延時間Tdが、T!<Tu<Tu<Tu<Tu<Tu>Tu<Tu<Tu>Tu<Tu<Tu>Tu<Tu<Tu>Tu<Tu>Tu<Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<Tu>Tu<

また、入力パルス a が アナログ回路により生成される場合には、パルス 幅整形回路 3 1 と遅延回路 3 2 とをアナログ手段で構成し、上記したTw、Tdの条件を満たすように実施することも可能である。

第1 図における複分回路 3 4 は、料定回路 3 3 の料定出力 f を所定回数複分して有意であるか、つまり、所定レベル以上であるかどうかを料定するものであり、公知の手段を用いることができ、 ・複分回路 3 4 を用いることによりノイズ等によっ

特別平4-189023(4)

て無動作することがなく、安定した判定条件が設定される。

第 1 の ラッチ回路 3 5 は、 スイッチ 3 6 を切り換える 9 イミングを決定する 6 ので、第 1 の ラッチ回路 3 5 に入力する入力パルス、つまり 複分回路 3 4 の 出力パルスの 周期より十分長い 周期を有する切換 9 イミングパルスで動作する。

そして、複分回路 3 4 における 競合判定が有息となった場合、第1 のラッチ回路 3 5 で決定される タイミングにより スイッチ 3 6 の出力 g は延回路 3 2 の出力パルス (選尾パルス) c となり、 競合料足が有意でなければ、スイッチ 3 6 の出力 g はパルス 幅整形回路 3 1 の出力パルス b となる。 出力 g は第2 のラッチ回路 3 7 において、 競合条件の場合には、遅延パルス c をラッチするので、 酸合を避けることができる。

第 2 の ラッチ 回路 3 7 は 第 3 図に示す ように、 D.フ リップフロップ 3 7 1 . 3 7 2 . 3 7 3 と N A N D ゲート 回路 3 7 4 とによって模成され、そ の 動作は周知の如く、入力 g の立上がりエッジの直接の クロックタイミングによりラッチされた負極性パルス h を出力する。

第5 図において、第2のクロック C K 2 のクロックタイミング C K 2 (1) . C K 2 (2) . C K 2 (1) . c K 2 (2) . b (1) に対応する出力 h を h (1) . h (2) . h (1) に示している。それぞれ時刻 t : . t , . t , に確立しており、競合を回避できていることが判る。(発明の効果)

以上詳細に説明したように、本発明のパルス同期化回路は上述のように構成されてなるので、デジタル回路において入力パルスとクロックとが非同期であっても、離合を起こしてタイミングの不確定をまねくことなく安定した動作が可能となる等、実用上極めて優れた効果がある。


4. 図面の簡単な説明


第1図は本発明のパルス同期化回路の一実施例の構成を示すブロック図、第2図及び第3図は本発明のパルス同期化回路を説明するための図、第4図は本発明のパルス同期化回路の周辺回路を示

すブロック図、第5図は本処明のパルス同期化回路の動作説明用タイミングチャート、第6図は従来のパルス同期化回路を示す構成図、第7図は従来のパルス同期化回路の周辺回路を示すブロック図、第8図は従来のパルス同期化回路の動作説明用タイミングチャートである。

3 2 … 是廷回路、 3 3 … 料定回路、 3 4 … 複分回路、 3 5 … 第 1 の ラッチ回路、 3 6 … スイッチ、3 7 … 第 2 の ラッチ回路。


特許出願人 日本ピクター株式会社







第 4 図

特開平4-189023 (5)







特別平4-189023 (6)

